怎样用modelsim对system verilog进行仿真

2024-11-16 18:38:16
推荐回答(1个)
回答1:

在菜单栏中选择“compile-->compile options”,然后选择system verilog就行了
如果你使用命令方式编译的话 那么使用 vlog -sv test.v 或者vlog test.sv