这个简单,估计是引脚间距小于clearance其实只要没有错误,这个问题可以忽略,点一下tool-reset error marks就可以了
引脚太密,不符合规则rule,到design-》rule那里修改一下clearance
FPGA芯片的引脚间距超过了你所设置的安全间距 确定规则问题
可能是FPGA芯片的引脚间距超过了你所设置的安全间距