如何利用74LS112JK触发器设计可加减同步模10计数器

最好有逻辑图没有的话简单介绍一下也行

2025-03-28 17:48:38

推荐回答（2个）

回答1：

有10个状态,需要四个D触发器,状态为0001,0010,0011,0100,0101,0110,0111,1000,1001,1010
画出四个卡诺图,分别是四个输出的,化简就可以用最小化设计,加点门电路反馈就可以了,具体实现因为不好发图,很抱歉
顺便说下,74ls90是十/二进制计数器,不是D触发器,应该是74ls74

回答2：

3）按计数增减分：加法计数器，减法计数器，加/减法计数器. 7.3.1 异步计数器一，... 移位型顺序脉冲发生器没有竞争冒险问题，但状态利用率低. 由JK触发器组成的4位异...