首页
116问答网
>
用verilog HDL设计一个三分频器，输入时钟占空比为1:1，要求分频器的输出脉冲的占空比为1:2？
用verilog HDL设计一个三分频器，输入时钟占空比为1:1，要求分频器的输出脉冲的占空比为1:2？
2024-11-16 03:33:23
推荐回答（1个）
回答1：
这个很简单啊。
用模3计数器实现：计数器数值小于2（等于0、1）的时候，clk_out = 0；计数值等于2的时候，clk_out = 0。
相关问答
最新问答
作文夸夸我的家乡二年级下册三十字莆田
一个男生不主动，是不是就已经说明了一切？希望男生回答，是不是喜欢的人你一定会主动的？谢谢俶！
抚顺榆林花鸟鱼虫市场都卖什么
苹果6的卡槽弹不出来怎么办啊？
iphone6黑屏待机状态按home键无法唤醒屏幕，按电源键才有反应，这是什么情况？
有线电视线可以当成网线用吗
求一个ps cc 2018的绿色精简版软件，哪位老铁可以提供一下，非常感谢！
那位知道福建省那里有专业生产帆布硫化鞋的，谢谢
能量养生仪有什么功效？
三相电的基本原理和接线方式？
