首页
116问答网
>
Verilog代码在quartus II中进行时序仿真，但输出出现延时，该如何解决？
Verilog代码在quartus II中进行时序仿真，但输出出现延时，该如何解决？
2024-11-16 09:32:20
推荐回答（1个）
回答1：
时序仿真就是查看时序信息的吗，包括延时时间等。。。
不明白你什么意思？
相关问答
最新问答
实况足球10的背景音乐有哪些？
引っ张りだこ是什么意思
NOKIA6108通过DKU-5数据线连电脑上网
方脸怎样扎马尾好看 方脸型扎马尾
F35所搭载的电子设备会不会比F22更先进？
考研复试要什么时候准备，需要和初试的科目一起复习吗
潮能组什么四字词语
《吞噬太阳》好看吗？看过的进！
合同完成后再约定补充协议有没有法律效用？
连接两个蓝牙手柄,两个只能同时操作p1
