首页
116问答网
>
QUARTUS中编译Verilog程序出现如下错误，该如何解决
QUARTUS中编译Verilog程序出现如下错误，该如何解决
2024-11-16 11:39:17
推荐回答（2个）
回答1：
门级仿真需要生成门级网表以及延时参数模型，运行process->start->start EDA netlist writer
回答2：
错误意思是没有找到门级网表文件，后仿必须要有这文件才行
相关问答
最新问答
按键精灵简单问题: 有 && 这个符号吗？
你好，请问安装会声会影x7出现系统找不到指定的路径是如何解决的？谢谢
在小区丢了摩托车，物业是否该承担责任，赔偿损失？
线碟和油碟有什么区别?各有什么利弊?谢谢大家
在工商银行网上银行办理的定期存款如何解除
中国只有少数人才能考上985 211，那剩下的学生怎么办？
请问：英法七年战争和法国印第安人战争之间是什么关系？
“我喜欢观看电视连续剧”翻译成英语是？
植物大战僵尸的禅境花园花盆发光是什么意思
小花仙找王子啦！求王子性格阳光，开朗，等级最好达到80级，要帅气，最好有5级的奇妙哦！我在这里等着你！
